4bit CPU 「TD4」 を作成した
- 概要
- CPUの創りかた に登場する 4 bit CPU 「TD4」 を FPGA で実装した
- リポジトリ: tiqwab/TD4
- 開発環境
- OS: Windows 10
- Quartus Prime Lite Edition: 17.1
- ModelSim Intel FPGA Starter Edition: 10.5b
- 使用ボード: DE0-CV
- HDL: Verilog
- 参考にした本
- CPUの創りかた
- 10 章に載っている回路図を参考に HDL を書いた
- FPGAボードで学ぶ 組込みシステム開発入門 Intel FPGA編
- Quartus Prime の使用方法等で参考にした
- わかるVerilog HDL入門
- Verilog HDL でのモジュールやテストベンチを書く参考にした
- CPUの創りかた
- 内容
- 本に出てくる各 IC をモジュールとして実装し、そこからボトムアップで作った
- src/TD4.v がトップモジュール
- src/TD4_BASE.v が CPU としてのメイン部分を含むモジュール
- src/INST_DECODER.v は命令を受け取りロード信号やセレクタ信号を生成するモジュール
- src/REGISTERS.v はロード信号やセレクタ信号を受け取りレジスタの管理を行うモジュール
- その他
- モジュールの多くは ModelSim を使用してシミュレーションで動作を確認した
- ModelSim については 前のブログ で触れた
- 個々の動作を手早く確認できてよかった
- 組み上げていく中で大きく躓いたりしなかったのはシミュレーションのおかげ
- FPGA ボードでの動作は全部書き終えた後に試したが、特に問題なく動かせた
- モジュールの多くは ModelSim を使用してシミュレーションで動作を確認した